◎  商品出廠排針已焊上，兩種型式 [ 針腳在上 ] 及 [ 針腳在下 ] 下單請備註

◎  使用ALTERA   EPM1270T144C5N提供144支一般I/OPIN
◎ 提供 1個 25MHz 石英振盪器
◎ 使用 ALTERA 專用軟體Quartus II 燒錄至實驗板
◎ 提供ISP( In System Programming )；需搭配ISP下載線燒錄
◎ 內建3.3V/500mA 的電壓調節器
◎ 電源供應器AC110 ~ 220 V 60Hz ; OUTPUT : 9V

◎ MAX II元件採用了全新的CPLD體系架構，在所有CPLD系列中單位I/O成本最低，功耗最低。
◎ MAX   II運用了低功耗的工藝技術，和前一代MAX元件相比，成本降低了一半，功率降至十分之一，容量增加了四倍，性能增加了兩倍。這種即用型非易失系列面向通用的小容量邏輯應用。
◎ MAX  II元件除了為道統CPLD設計提供低成本方案外，還為更大容量的設計在功耗和成本上提供了改進方案，能取代更昂貴或功耗更高的FPGA、ASSP和標準邏輯器件。
◎ MAX   II元件具有成本優化的體系，低功耗，用戶Flash存儲器，即時性在系統可編程（ISP），MultiVolt核心靈活性，JTAG容易使用的軟件等優點，能實現高度的功能合成，減少系統設計成本  。 在各種控制應用中如上馬達順序控制，各種系統的配置， I/O擴充和介面橋接等有著廣泛的用處。

1. CPLD元件(U1) ： 為ALTERA MAX II_EPM1270T144可程式邏輯晶片。
2. 4組I/O連接排針(CON1~4)： 提供使用者接於萬孔板進行實習。
3. 電源輸入端(J1) ： 板上具有兩種電源連接方式，可選其中之一來作為電源輸入，其電源規格須為DC 5V，若是使用香蕉接頭作為連接時，則接頭的電源模式須為內正外負。
4. 穩壓IC(U2) ： 為3.3V的穩壓IC，主要提供CPLD的工作電源與I/O的訊號位準。
5. 石英震盪器(Y1) ： 作為CPLD的頻率來源，板上已規劃為第18 PIN。
6. JTAG連接座 ： 可由此介面進行程式燒錄。
7. 歸復式按鍵(S1) ： 可作為清除功能的指定接腳，板上已規劃為第61 PIN。